Vivado Design Suite 透過加強 IP 整合讓套件更簡單易用,並提供超過 230 個
LogiCORE 和 SmartCORE IP 核心。這次版本升級可讓設計和賽靈思的 IP 都可做
到整個系統的協同最佳化。例如設計人員現在可以在他們的整個設計中與Ethernet
MAC 或 PCIeR 等互聯 IP 分享時脈資源。IP 的升級也可以針對 IP 內的收發器除
錯連結埠 (Debug Port) 進行簡易的高層次存取。在 Vivado 邏輯分析器加入全新
功能後,設計人員則可對運行中的 AXI 系統進行完整的讀取與寫入作業;更可以
進行硬體除錯,運用先進的觸發功能偵測和擷取複雜的事件。